3 PLL特有の振舞

　さて、これまでのPLLの基本三要素(PD,LF,VCO)を把握できれば、 PLLがロックするように設計することは簡単です。 つまり、数式を用いて抵抗やコンデンサなどの具体的な数値が得られます。 詳しくは「4046B設計例」のページをご覧ください。
(応答時間、周波数範囲やノイズを厳密に考えるにはもう少し勉強する必要があります)

【復習】PLLがロック(同期)つまり入出力周波数が一致しているということは、
　　　　どの時点でも位相差が一定であるということでした。 しかしPLLが、
　　　　　・ロックしていない状態からロックする。
　　　　　・ロックしている状態からロックが外れる。
という過程は離散的で非線形なので(数値的に)解析することは大変困難です。
しかしながら、PLLの設計者が知りたいことは、
　　　　　・「どうすればロックさせられるのか？」
　　　　　・「どんな条件でロックが外れるのか？」
ということですから、全過程を詳しく知る必要は必ずしもありません。
またその過程は離散的で非線形であるといっても、たかだか2次のシステムですので、 奇妙ではあるけれども全く把握できないなどということはありません。 そこで、これから先はMBLを生かしてビジュアルに調べていきましょう。

さて、一般にPLLの非同期/同期の状態遷移に関しては、以下の動作(指標)が問題とされます。

ホールドアウト	同期を保つことができる静的安定限界を超えたときに起こる。
プルアウト	同期を保つ動的な安定限界範囲。
プルイン	非同期状態から同期状態に引き込む。
ロックイン	一周期以内に同期状態に入る動作。

しかし、ここではまず入力周波数に出力周波数が同期していくときの位相比較器(PD)の 応答から見ていきましょう。そうすれば、離散的で「位相が滑る」(サイクルスリップ) という現象が見えてきます。

＜＜BACK　　　　NEXT＞＞