1.PLLとは
　参考文献:R.E.Best:Phase Locked Loop,3rd edition,McGraw-Hill,ISBN 0-07-006051-7

　PLL(Phase Locked Loop:位相同期系)は、よく見かける(耳にする)電子回路の一つですが、 あまりその内容は知られていないようです。PLLの一般的な理解は次のとおりでしょう。

　PLLとは、水晶発振器からの正確な入力周波数から、スイッチ設定によって整数倍の出力周波数が得られ、 ラジオやテレビの選局やパソコンの動作周波数設定に使われている。 (これはPLL周波数シンセサイザといいますが、PLLの応用はそれだけではありません。 詳しくは別に述べます)

　確かにそのとおりなのですが、より正確に言うと、出力信号(発振器から発生する)を参照入力信号に、 位相だけでなく周波数までも同期させる回路なのです。ここで 同期(ロック)とは 発振器の出力信号と参照信号の位相差が0もしくは極めて小さくなること です。
　もし位相差が生じれば、制御機構は発振器を位相差が最小になる方向に 働かせます。これが実際に位相/周波数同期の原理であり、 これが位相同期ループと呼ばれるゆえんです。
　左図はPLLの基本ブロック図です。3つの基本要素 (PD(位相比較器)、 LF(ループフィルタ)、 VCO(電圧制御発振器))およびDIV(ディバイダ)が描かれて いますが、その説明は2章でいたします。

　さて、ここで疑問となるのは次の点でしょう。

• そもそも周波数や位相というのは、どのような概念なのか？
• 位相をロックすれば周波数もロックするとはどういうことなのか？

それでは、これらの点を調べていきましょう。
＜＜TOP　　　　NEXT＞＞